Japanese Patent Laid-Open No. 71162/1989

Laid-Open Date: March 16, 1989

Application No.: 226307/1987

Application Date: September 11, 1987

5 Request for Examination: Not made

Inventors: Masayuki Watanabe et. al

Applicants:

Hitachi, Ltd.

Hitachi Device Engineering Co., Ltd.

- 10 Title of the Invention: SEMICONDUCTOR DEVICE Claims:
  - 1. A semiconductor device formed by mounting on a mounting substrate, two or more tape carrier packages wherein a part of each lead pattern is modified so as to enable the stack-mounting of said tape carrier packages.
  - 2. A semiconductor device of claim 1, wherein the part of the lead pattern which has been modified is a lead for selecting signal of chips within the tape carrier package.

Detailed Description of the Invention:
[Field of Industrial Application]

The present invention relates to a stack-mounting technology of tape carriers.

25 [Prior Art]

15

20

As one of packaging techniques of semiconductor elements, there is a tape carrier method. This method is also called a "film carrier" or "TAB (Tape Automated Bonding)" method. This method is a method to incorporate semiconductor elements sequentially into a long tape of resin, having sprocket holes (perforation holes), and the tape carrier includes lead patterns aligned to electrode arrangements of the semiconductor elements (chips), formed on the resin film with sprocket holes and device holes, and it is manufactured, for example, through processes; to slit a polyimide film with an adhesive into an adequate width; to punch out thereon sprocket holes for feeding and device holes for receiving devices; to laminate a copper foil; and to form a desired lead pattern using a photo resist technique and etching technique.

Also, as for an example of literature describing the tape carrier, "VLSI TECHNOLOGY" (Mc Graw-Hill Book Company Japan, 1983: p.558) may be named.

20 [Problems that the Invention is to Solve]

5

10

15

In a conventional tape carrier, one layout is intended for one type, and has one same lead pattern, so that stacking up tape carriers of the same type and mounting them on a mounting substrate are impossible.

Therefore, when highly dense mounting is

attempted, it is required to dispose the one in parallel with same type tape carriers on a mounting substrate, and that would cause to make wiring on a surface of the mounting substrate such as a printed-wiring board complex, so that wire breaks would be easily generated, resulting in the degradation of its reliability.

5

10

20

An object of the present invention is to provide a technology capable of resolving the disadvantages the background art has.

This and other objects and novel features of the present invention will be clear from the description of the present specification and attached figures.

[Means for Solving the Problems]

To explain a representative one among the inventions disclosed herein, it is as follows.

In the present invention, a plurality of tape carriers of a same type are provided, with each lead pattern of the each tape carrier partially modified. This modification is limited only to, for example, a lead for a chip selecting signal. The tape carriers with the parts of the lead patterns modified are stack-mounted on a mounting substrate.

[Operation]

25 Since the part of the each lead pattern of the

tape carriers to be stack-mounted as the above, is modified so as to enable the stack-mounting, the stack-mounting of the tape carriers are possible, thus the highly dense mounting can be performed, the wiring can be simplified, and the reliability can also be improved.

## [Embodiment]

5

Next, an embodiment of the present invention is explained based on figures.

10 Fig. 1 is a diagram showing the principle of the embodiment of the present invention, and within a device hole (1) opened on a plastic film tape, a part of a lead pattern (2) formed on the film tape is protruding. Also, in the lead pattern (2), while a lead (2a) on the upper right edge of the illustration 15 is provided in parallel to the rest of leads (2b) in Fig. 1 (A), in Fig. 1 (B), the lead (2a) on the upper right edge of the illustration is in a shape being bent at right angle. Within this device hole (1), although it is not shown in the figure, a 20 semiconductor element is incorporated, and in Fig. 1 (A), the lead (2a) on the upper right edge of the illustration is a lead for a chip selecting signal of the semiconductor element (chip) incorporated the device hole (1), and similarly in Fig. 1 (B), the lead 25

(2a) bent at right angle on the upper right edge of the illustration is a lead for a chip selecting signal.

Fig. 1 (C) shows, in a conceptual manner, a

5 state wherein the tape carriers with the part (lead
2a) of each lead pattern (2) modified are stackmounted, and the lead (2a) on the upper right edge of
the illustration serves as an input and output of the
chip selecting signal for the top chip which has been

10 stack mounted, and the lead (2a) next to the lead (2a)
on the upper right edge of the illustration serves as
an input and output of the chip selecting signal of
the bottom chip which has been stack mounted.

The other leads (2b) are input and output

terminals common to each of the chips. Fig. 2 shows
the details of the tape carrier in Fig. 1 (A), and
Fig. 3 shows the details of the tape carrier in Fig. 1
(B).

As shown in these figures, on the both edges of
20 a plastic film tape (3), a plurality of sprocket holes
(4) for feeding and aligning the tape (3) are opened
in an adequate interval, and at a center section of
the tape (3), a device hole (1) for receiving a
semiconductor element is provided, and a chip (5) is
25 bonded on the edge section of the lead pattern (2)

which sticks out in the device hole (1) as shown in the figure, by face-down bonding (gang bonding).

5

10

This bonding is performed with bumps (6) formed on electrode positions of the chip (5), by a thermocompression bonding method, however, it may be similarly performed by forming the bumps (6) on the side of the lead pattern (2). After bonding the chip (5) (inner lead bonding), as shown in a cross sectional view of Fig. 4, a sealing resin is potted to form a resin-sealed section (7), thereby the sealing is performed.

The tape carrier packages (8) sealed in this way are stack-mounted on a mounting substrate (9) as shown in Fig. 5.

In Fig. 5, a top tape carrier package (8a) is the tape carrier package having the lead pattern (2) illustrated in Fig. 1 (A), and a bottom tape carrier package (8b) is the tape carrier package having the lead pattern (2) illustrated in Fig. 1 (B).

20 The plastic film tape used in the present invention is constituted by, for example, a polyimide type resin film with its both side being slit to an adequate width. The lead pattern (2) may be formed by laminating, for example, a copper foil on the film tape, using a photo resist technique and etching

technique, and it is partially modified for each of the tape carrier packages (8a, 8b) accordingly.

5

10

The semiconductor element (chip) (5) is constituted by, for example, a single crystal silicon substrate, and within this chip, a large number of circuit elements are formed by known techniques, and it is given one circuitry function. As for a specific example of a circuit element, it is constituted by, for example, MOS transistors, and by these circuit elements, for example, logic circuitry and memory circuitry functions are constituted.

The bumps (6) are constituted by, for example, gold (Au) bumps.

As for the potting resin used for sealing, a potting solvent mainly consisting of, for example, epoxy resin, is used.

The mounting substrate (9) is constituted by, for example, a printed-wiring board.

represented by the above embodiment, stack-mounting of the two tape carrier packages (8a, 8b) on the mounting substrate (9) can be realized by modifying the lead (2a) which is a part of the each lead pattern (2), and when compared with a case wherein the tape carrier packages (8a, 8b) are provided on the mounting

substrate (9), for example, in parallel, it can improve the packing density, and also, while the case wherein the tape carrier packages (8a, 8b) are provided in parallel, requires long and complex wiring, it realizes short and simple wiring, so that the possibility of generating wire breaks is reduced, thus it contributes to the reliability improvement to a significant extent.

Heretofore, the invention by the present

inventors is explained in detail based on the
embodiment, however, the present invention is not
limited to the above embodiment, and it should be
understood that, without departing from its principle,
various modifications are possible.

15 For example, although, in the above embodiment, two of the tape carrier packages are stacked on the mounting substrate, three or more of them may be stacked, and depending on the case, they may be stackmounted on the both sides of the mounting substrate 20 respectively.

[Effect of the Invention]

5

To explain an effect obtained by a representative one among the inventions disclosed herein, it is as follows.

According to the present invention, a


semiconductor device with high density packaging realized, wiring advantageously done, and reliability improved, can be provided in a tape carrier package. Brief Description of the Drawings:


- Fig. 1 (A)-(C) are diagrams respectively illustrating the principles of an embodiment of the present invention, Fig. 2 is a plane view of significant members illustrating the embodiment of the present invention, Fig. 3 is a plane view of significant members illustrating the embodiment of the present invention, Fig. 4 is a cross sectional view showing the embodiment of the present invention, and Fig. 5 is a cross sectional view of the embodiment of the present invention.
- 1: device hole, 2: lead pattern, 2a: modified lead, 2b: common leads, 3: plastic film tape, 4: sprocket holes, 5: semiconductor element (chip), 6: bumps, 7: resin-sealed section, 8, 8a, 8b: tape carrier packages, 9: mounting substrate.

Fig. 1

Fig. 2

Fig. 3








Fig. 4

Fig. 5

-381-

⑩日本国特許庁(JP)

① 特許出願公開

⑫公開特許公報(A)

昭64-71162

Mint Cl.4

砂発

の出

識別記号

庁内整理番号

❷公開 昭和64年(1989) 3月16日

H 01 L 23/52 21/60 C-8728-5F R-6918-5F

審査請求 未請求 発明の数 1 (全5頁)

49発明の名称 半導体装置

崟

⑪特 顧 昭62-226307

夫

昭62(1987)9月11日 母出

の発 明 者 渡 辺 墨 行 千葉県茂原市早野3681番地 日立デバイスエンジニアリン

グ株式会社内 明 利

東京都小平市上水本町1450番地 株式会社日立製作所武蔵

工場内

勿発 眀 東京都小平市上水本町1450番地 株式会社日立製作所武蔵 杢 認

工場内

砂出 頭 人 株式会社日立製作所

좑

東京都千代田区神田駿河台4丁目6番地 人 日立デバイスエンジニ 千葉県茂原市早野3681番地

アリング株式会社

の代理 人 弁理士 小川 勝男 外1名

1. 発明の名称 **学導体整度** 

題

### 2. 特許請求の範囲

- 1. 各リードパターンの一部を当該テープキャリ アパッケーツの重ね実装が可能なように変更し た二以上のテープキャリアパッケージを、実袋 用薬板上に重ね実装して成ることを特徴とする 学媒体结准。
- 2. 変更したリードパメーンの一部が、テープキ ャリアパッケージ内チップセレクト信号用のリ ードである、特許請求の範囲第1項記載の半導 体装置。
- 3. 発明の弊級な説明

( 職業上の利用分野 )

本発明はテープキャリアの重ね実装技術に関す

〔 従来の技術 〕

半導体素子の組込技術の一つに、テープキャリ ア方式がある。この方式は、フィルムキャリアあ

るいはTAB (Tape Automated Bonding)方式 などとも称されている。この方式は、長尺のスプ ロケットホール(パーフォレーションホール)付 きの海路製テープに半導体素子を連続的に組込ん でいく方法で、当肽ナーブキャリアは半導体業子 (ナップ)の電価配置に合せたリードパターンが、 スプロケットホールとデパイスホールを持つ樹脂 フィルム上に形成されたもので、例えば、接着剤 付きポリイミドフィルムを連宜幅にスリットし、 それに送り用のスプロケットホールとチップを組 込みするためのデパイスホールとをパンテングし、 蝋箱をラミネートし、ホトレジスト技術、エッチ ング技術を用いて所望のリードパメーンを形成す る工程を経て裂せられる。

なお、当該テープキャリアについて述べた文献 の例としては、マックグロウーヒルブックカンパ ユージャペン (Mc Graw-Hill Book Company Japan)社刊1983年コピーライト「VLSI TECHNOLOGY」 p 558 があげられる。

[発明が解決しようとする問題点]

特別昭 64-71162 (2)

しかるに、従来のテーブキャリアに合っては、 1品領1レイアウトとなっており、同じリードパ メーンを持っているために同品種のテーブキャリ アを重ねて実後用茶板に実装することができない。

そのため、高密度に実装しようとしたら、実装 用高級上に同品種のテープキャリアと並べて配設 することが必要となり、プリント配線高級などの 実装用高級表面の配線を複雑化させ、断線なども 生じ易くなり、その信頼性を低下させることにな る。

本発明はかかる従来技術の有する欠点を解析することのできる技術を提供することを目的とする。

本発明の誰記ならびにそのほかの目的と新規な 特徴は、本明福者の記述および総付図面からあき らかになるであろう。

#### (問題点を解決するための手段)

本駅において開示される発明のうち代表的なものの根表を簡単に説明すれば、下記のとおりである。

本発明では、同一種の複数のテープキャリア化

並行に設けられているのに対し、第1図(B)では、 図示上右端のリード2 aが、直角に折れ曲った形 となっている。このデペイスホール1内には、図 示していないが半導体素子が超込みされ、第1図 のでは図示上右端のリード2 aが当該デパイスホール1内に超込した半導体素子(チップ)のチップセレタト信号用のリードとなっており、また、 第1図(B)では上右端の直角に折れ曲ったリード 2 aが同様にチップセレクト信号用のリードとなっている。

第1図(Qは、このように各リードバターン2の一部リード2aを変更したテープキャリアを重ね 実装した様子を概念的に示したもので、図示上右 畑部のリード2aは、重ね実装された上部のチップの当該チップセレクト信号の入出力をつかるど り、また、図示上右畑部のリード2aに関接した リード2aは、重ね実装された下部のチップの当 はナップセレクト信号の入出力をつかさどるよう になっている。

他のリード2bは、各チップに共通の入出力増

おいて、各テーブキャリアの各リードバターンの一部を変更したものを用意する。この変更は、例えばチャブセレクト信号のリードのみとする。そして、このようにリードバターンの一部が変更されたテープキャリアを実換用基板に重ね実換する。 【作用】

上記のように、重ね実装しようとするテープキャリアの各リードペターンの一部は直ね実装可能なように変更されているので、テープキャリアの重ね実装が可能で、そのため高密度実装が可能で、配譲も簡略化され、信頼性も再上させることができる。

#### (実施例)

次に、本発明の実施例を図面に基づき説明する。 第1図は本発明の実施例を示す原理図で、ブラステックフィルムテーブに穿放されたデバイスホール1内には当該フィルムテーブ上に形成された リードパターン2の一部が突出している。また、 当該リードパターン2のうち、図示上右端のリー ド2 aが、第1図(4)では残りのリード2 bに対し

子となっている。第2回は、第1回(A)のテープャャリアの詳細を示したもので、また、第3回は第1回(B)のテープキャリアの詳細を示す。

これら図に示すように、ブラステックフィルム テープ3の両端部には、当該テープ3の送りおよ び位置合せ用の複数のスプロケットホール4が適 宜関隔を置いて孔数され、また、当該テープ3の 中央部には半導体素子を超込むためのデパイスホ ール1が穿設され、当該デパイスホール1内に央 出したリードパメーン2の先端部に、図示のよう にテップ5をフェイスギウンポンディング(ギャ ングポンディング)により接合する。

この接合は、チャブ5の電優部にパンプ6を形成して、熱圧潜法により行われるが、リードパターン2 何にパンプ6を形成して同様に行ってもよい。当該チャブ5のポンディング(インナーリードポンディング)後に、第4 図析面図に示すように、封止樹脂をポッティングして樹脂対止部7を形成して対止を行なう。

このように対止されたテープキャリアパッケー

特開昭 64-71162 (3)

ジ8を、第5図に示すように実装用基板9上に重ね実装する。

第 5 図にて、上部ナーブキャリアパッケージ8a は、第 1 図以に示すリードパターン 2 をもつテー ブキャリアパッケージで、また、下部ナーブキャ リアパッケージ 8 b は第 1 図回に示すリードパタ ーン 2 をもつテーブキャリアパッケージである。

本発明に使用されるプラステックフィルムテーブは、例えばポリイミド系樹脂フィルムを通宜組にスリットされたものにより構成される。リードパターン2は、当該フィルムテーブ上に例えば網箱をラミネートし、ホトレジスト技能やエッテング技術を用いて形成することができ、各テープキャリアパッケージ8a,.8 b に応じてその一部レイアウトを変更するようにする。

半導体素子(チップ)5は、例えばシリコン単結晶 蓄板から成り、異知の技術によってこのチップ内には多数の回路素子が形成され、1つの回路 機能が与えられている。回路集子の具体例は、例 えばMOSトランジスタから成り、これらの回路

以上本発明者によってなされた発明を実施例にもとづき具体的に説明したが、本発明は上記突施例に限定されるものではなく、その要旨を造脱しない範囲で建々変更可能であることはいうまでもない。

例えば、上記実施例ではテープキャリアパッケージを実装用帯板上に二個重ね実装する例を示したが、三個以上重ねることができ、場合により実 使用帯板の両面にそれぞれ重ね実装することもできる。

#### [発明の効果]

本版において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。

本発明によればテープキャリアにおいて高密度 実験を可能とし、配銀上も有利で信頼性の向上し た半導体装置を提供することができた。

### 4. 図面の簡単な説明

第1 図(A)~(C)はそれぞれ本発明の実施例を示す 原理図、 素子によって、例えば論理国路およびメモリの回 路根能が形成されている。

パンプ 6 は、例えば金(Au)パンプにより限 成される。

対止に使用されるポッティング樹脂には、例えばエポキン樹脂を主体としたポッティング液が用いられる。

実使用基板 9 は、例えばブリント配線基板により構成される。

本発明によれば、上記実施例に示すように、各リードペターン2の一部リード2aを変更することにより、二個のテープキャリアパッケージ8a。8bを実験用高板9上に重ね実数数テープを中リアペッケージ8a。8bを並設する場合に比りて実験密度を向上させることができ、また、テープキャリアペッケージ8a。8bを並設する場合に比サーンとなった。数据できないできないできないがほく、情略化され、断級する割合も低減され、信頼性の向上に寄与する点大である。

第2 図は本発明の奥施例を示す要部平面図、 第3 図は本発明の奥施例を示す要部平面図、

第4 図は本発明の実施例を示す断面図、


第5回は本発明の実施例を示す断面図である。


1 …デバイスホール、2 … リードバターン、2a … 変更リード、2 b …共通リード、3 …ブラスチックフィルムテーブ、4 … スプロケットホール、5 …牛導体様子(ナップ)、6 …パンプ、7 … 樹 静 出 配 、8 , 8 a , 8 b …テープキャリアバッケージ、9 … 実 使用 本板。

代理人 弁型士 小川 勝



# 特開昭 64-71162 (4)





# 特開昭 64-71162 (5)

